钨(W)台阶覆盖填充能力的研究
2017年5月12日 08:53 作者:lunwwcom【关键词】钨(W)接触孔 通孔
1 引言
现阶段,随着集成电路的不断发展,超
大规模集成电路正在向深亚微米方向发展,关
键尺寸(Critical Dimension)的不断缩小,深
宽比的不断增加,使得后段工艺在整个集成电
路制造中起着至关重要的作用,并成为了重点
的研究课题。尽可能的降低金属连线电阻,改
善台阶覆盖填充能力,并同时提高和保持其可
靠性与整合性能,对后段工艺具有重要意义,
而作为各层金属铝连线的连接层的钨(W),
文/李飞
本文根据钨(W)的相关特性,
对其与工艺的影响和关系进行了
研究,通过实验并分析证实了钨
(W)在接触孔或通孔的填充能力
与相关工艺条件存在着一定的相
关性。
摘 要
则在后段工艺中扮演着重要的作用。
早期的金属铝线都是单一的做在同一平
面上的,而随着集成电路技术的不断发展集成
度的不断提高,已经从单层金属铝连线发展成
了多层金属铝连线,而由于金属铝线采用的是
物理气相沉积(PVD)方法制备的,台阶覆盖
填充能力有限,所以不能直接采用金属铝线来
连接各层,而作为化学气相沉积(CVD)制备
出来的钨(W)具有抗电迁移性能佳,阻值低,
接触电阻小,台阶覆盖填充能力强等特点,正
好弥补了金属铝线台阶覆盖填充能力不足这一
缺点。所以通常采用钨(W)来填充接触孔使
得金属铝连线连接到源漏极,并填充通孔使得
相邻各层铝线间相互连接。
钨(W)的制备分为两步:第一步(NUC)
先采用六氟化钨(WF6)与甲烷(SIH4)反应
先形成一个平整细小颗粒的成核层,这一层的
淀积速率比较慢,并可以防止WF6 通过阻挡
层与金属钛(Ti)和衬底硅(Si)反应;第二
步(DEP)再采用六氟化钨(WF6)与氢气(H2)
进行反应而这一步是主要的淀积层,淀积率很
高。
钨(W)作为各层金属铝连线之间的连接
层其台阶覆盖填充能力相当的重要,而其台阶
覆盖填充能力受工艺参数的影响相当的大,所
以对这方面的研究是至关重要的。
2 实验方案
(1) 分别设第一步(NUC)的甲烷
(SIH4)与六氟化钨(WF6)气体流量的比率
为10/30sccm(1:3)、15/30sccm(1:2)、
30/30sccm(1:1),第一步(NUC)的淀积
时间为9s、12s、15s, 第二步(BULK DEP)
的六氟化钨(WF6) 气体流量为100sccm、
120sccm、140sccm, 并将这三项和9 组数据看
作独立因子进行正交实验,淀积出13 片晶圆
片。
(2)利用光学仪器分别对这些晶圆片的
钨(W)表面填充形状进行比较分析和研究
(3)利用切片仪器(TEM) 分别对这些晶
圆片的钨(W)在通孔里的填充过程中的剖面
进行分析研究比较钨(W)的填充能力的差异
3 实验结果与分析
图1 是上述三个因子与晶圆片中心和边
以位于第二那奎斯特频带,该器件具有良好
的动态性能,其窄带SFDR 优于70dBc,宽带
SFDR 优于50dBc,器件通过8 线串口配置方
式快速灵活地对内部寄存器进行读写。
4 实验结果
为了验证多通道一体化数字收发电路的
功能及性能,实验时采用DDS 输出波形至
ADC 进行闭环测试验证,主要验证DDS 信号
产生、数字接收解调和数字波束合成等功能。
首先通过DDS 产生8 路15MHz 带宽、
100us 的线性调频信号,将其中一个DDS 芯
片输出的信号延时0.1us,每路随意设置一个
初相值。8 路线性调频信号输入到数字接收机
进行模数变换和数字解调,对解调后的基带数
字信号进行开窗采样,并直接对采样到的8 路
信号在FPGA 中进行DBF 合成,加权系数全
是零相位时的值,实际合成信号频谱如图4 所
示,从图4 可以看出,信号时延不同时,合成
波形在某些频点幅度降低,信号没有同相合成。
在此基础上,调整接收通道的延时,使
其与DDS 输出的波形延时抵消,并补偿相位
后进行8 路信号的合成,测试结果如图5 所示,
从图5 可以看出,时延和相位补偿后,合成后
的频谱很平坦。
通过测试和实验验证,表面多通道一体化
数字收发电路功能和性能指标满足设计要求,
目前该电路已经大批量应用到某数字阵列雷达
系统中。
5 结束语
本文提出了一种多通道一体化数字收发
电路的设计方法和实现方法,即利用软件无线
的体系架构对数字收发电路进行集成化和软件
化设计。该电路采用光纤进行高速数字回波和
波形参数传输,简化了电路设计和系统接口;
采用分数时延技术对收发通道时延进行补偿,
合成的宽带信号具有良好的幅相特性;采用参
数化波形产生技术,可实现雷达波形信号的任
意产生,经测试,多通道一体化数字收发电路
满足数字阵列雷达需求。
参考文献
[1] 张明友. 数字阵列雷达和软件化雷达[M].
<< 上接108 页
北京: 电子工业出版社,2008:361-364.
[2]Chappell W,Fulton C.Digital array
radar panel Development[A].IEEE
International Symposium on Phased
Array Systems and Technology[C].
Waltham,USA:IEEE Press,2010:50-60.
[3] 孙一超, 朱晓华, 黄绍斌. 射频带通采样
雷达数字接收机的研究与设计[D]. 南京:
南京理工大学,2014,1-45.
[4] 胡杏, 万书芹, 陈钟鹏. 基于混合
CORDIC 算法的高速DDS 设计[J]. 微电子
学,2014,44(6):782-783.
作者简介
张卫清(1979-),男,江西省余干县人。硕
士学历。现为中国电子科技集团公司第38 研
究所高级工程师。研究方向为雷达收发系统及
雷达数字接收机研制工作。
作者单位
中国电子科技集团公司第38 研究所 安徽省
合肥市 230088